SI100B EE Part · Tutorial 1

1. How to design a digital circuit

组合逻辑数字电路是电子工程中的基本概念之一，它在数字系统设计中扮演着极其重要的角色。本Tutorial 将从基础知识讲解到具体实施步骤，一步一步带你学习如何基于真值表绘制组合逻辑数字电路。

1.1. 理解真值表

1.1.1 理解真值表：定义

真值表是组合逻辑电路设计的起点，它罗列了所有可能的输入组合及其对应的输出结果。

• (a) Circuit Symbol: 电路符号，使用表示门电路的图形符号来表示逻辑操作。
• (b) Truth Table: 真值表，列出了所有可能的输入组合及其对应的输出结果。
• (c) Boolean Expression: 布尔表达式，使用逻辑运算符号来表示逻辑操作。

1.1. 理解真值表

1.1.2. 理解真值表-以全加器为例

真值表列出所有输入变量的可能组合。
对于 个输入变量，真值表包含 行，每一行输入唯一，计算对应的输出值。

1.1. 理解真值表

1.1.2. 理解真值表-以全加器为例

以一个三输入的全加器为例，全加器的作用是将两个 1 位（1-Bit）的二进制数相加，并考虑到可能的进位。

• 输入：设输入为A、B、C
  • A 和 B 为加数
  • Cin 为进位
• 输出：设输出为 S（和，Sum）和 Cout（新的进位）

关于 Full Adder 更详细的讲解，你可以在 Homework 1 的题目中看到！

1.2. SOP（Sum Of Product）

SOP形式是用“与”（Product，或者称 And）项（称为 Product Terms）的“相加”（Add，或者称 Or）来表达逻辑函数，这些 Product Term 中的每个都能导致逻辑函数输出为 1 。

1.2. SOP（Sum Of Product）

1.2.1. Standard SOP（最小项）

标准SOP形式中的每个product term都应该包含逻辑函数中的所有变量，无论是原始变量还是其反转形式。

例如，对于一个三输入函数 ，一个标准SOP项可能是 表示当 A 为 1、B 为 0、C 为 1时函数输出为 1。

1.3. 布尔代数与逻辑函数化简

布尔代数提供了一系列规则，用于逻辑函数的化简，使之可以用更少的逻辑门电路实现相同的功能。

1.3.1.常见布尔代数规则

1.3. 布尔代数与逻辑函数化简

1.3.2 使用布尔代数化简SOP

虽然布尔代数可以用于化简逻辑函数，但是这种方法的局限性在于，可能无法找到逻辑函数的最简形式。尤其是对于包含多个变量的函数，手动化简可能既复杂又容易出错。

1.4. 利用卡诺图化简

卡诺图是真值表的图形化表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各项最小项相应地填入一个特定的方格图内，此方格图为卡诺图。

左图为最小项的序号排列，右图为表达式对应的最小项

1.5. 绘制组合逻辑电路

基于化简后的逻辑表达式，可以选择合适的逻辑门来实现相应的逻辑功能。

• 与门（AND Gate）用于实现逻辑乘（AND）操作。
• 或门（OR Gate）用于实现逻辑加（OR）操作。
• 非门（NOT Gate）用于实现逻辑反转（NOT）操作。

例如，对于前述全加器中S的逻辑表达式，可以通过以下逻辑门来实现：

1. 使用四个非门分别处理所有变量的反转。
2. 使用与门处理每个 Product term。
3. 最后使用或门将所有 Product terms 的结果合并输出。

1.6. 例子

根据上面所学到的步骤，尝试搭建一个红绿灯故障检测的电路：

使用逻辑门电路设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯均由红、黄、绿三盏灯组成，如下图所示。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。

1.6. 例子

Step 0：进行逻辑抽象

取红、黄、绿三盏灯的状态为输入变量，分别用 R、A、G 表示，并规定灯亮时为 1，不亮时为 0。

取故障信号为输出变量，以 Z 表示之，并规定正常工作状态下 Z 为 0，发生故障时 Z 为 1。

2. Practice Example

跟着我们一起来实践一下吧！

3. Homework 1 Guide

关于『红线』、『橙线』、『蓝线』

1. 红线说明连接出现致命错误。请不要抱有任何侥幸，仔细检查电路。
2. 橙线通常说明位宽不匹配，橙线通常会在两端显示每一端的位宽。
   • 位宽是什么？在每一个Tunnel或者Pin原件你都会在properties栏看到Data Bits这一项，这就是位宽。举例：
     
     • 数字信号输入“0”和“1”的位宽都是1。
     • 数字信号输入“101”和“010”的位宽都是3，“010”本身的十进制值是2，在二进制下为“10”，是两位的，但“010”这个信号的位宽不会因为自身的值而发生改变，仍然是3。
3. 蓝线说明这条线尚未有信号通过，是常见形态，输入信号后即呈现绿色。

3. Homework 1 Guide

Exercise 1.1: Half-Adder（半加器）

对于一个 1 Bit 的二进制（ 0 or 1 ）来说，它的加法被定义为：

• 0 + 0 = 0 | 1 + 0 = 1
• 0 + 1 = 1 | 1 + 1 = (1)0

其中，在 1+1 中出现的 (1) 被称之为“进位”标志。因此，在硬件上，我们定义半加器有两个输入 a 和 b 和两个输出 sum（表示 1 Bit 加法的结果） 和 cout（表示进位），其公式为：

半加器只能执行 1 Bit 的加法运算，这显然不够“给力”。我们需要进一步分析加法的逻辑，来构建更加有用的加法单元：全加器。

3. Homework 1 Guide

Exercise 1.2：全加器

全加器的核心是考虑了进位（被记为 cin）。对于某一位来说，我们除了考虑两个加数的对应位数 a 和 b，还要考虑是否有前一位传来的进位信息。因此，我们的输入就有三个数：a，b，cin。我们需要构建这三个数到输出 sum 和 cout 的逻辑运算。

运行逻辑

• cout： a、b、cin 之中至少两个为高电平时，输出高电平。此时我们对输入两两取逻辑与，如果 a、b、cin 之中至少有两个高电平，那么三个逻辑与的输出也至少有一个为高电平，对逻辑与的三个输出取逻辑或即可。
• sum： a、b、cin 之中仅有一个或全部为高电平时，输出高电平。将 a、b、cin 输入一个三输入异或门即可。（注意！这里的“三输入异或门”有不同的定义方式，请参考 Piazza 上的解答）

3. Homework 1 Guide

Exercise 2.1: 4-Bit Full Adder

刚才，我们设计了一位的全加器。这种全加器引入了 Cin 和 Cout 的概念，可以很方便的扩展到多位全加器，从而实现我们常规认知意义上的加法运算。

现在，我们尝试将 1-Bit 的全加器扩展到四位：我们需要四个输入 A、B、C、D，四个输出 Sum 和 Cout。我们需要将四个全加器连接起来，使得每一个全加器的 Cout 都连接到下一个全加器的 Cin 上。

3. Homework 1 Guide

Exercise 2.1: 4-Bit Full Adder

在全加器的实现中，我们忽略可能出现的“多”的一位（称之为“溢出”位），这个值体现为全加器模块 Cout 的值，例如：

0b1111(15) + 0b1111(15) = 0b11110(30)

• 这里我们的全加器输出应该是 (Cout)1 (其他部分)1110
• 我们只需要输出 1110 部分即可。

3. Homework 1 Guide

Exercise 2.2: Subtracter

所谓“补码”，是指在二进制数的表示中，用一种特殊的方式表示负数：

• 正数直接由二进制表示。
  • 例如：5 被表示为 0101。
• 负数的表示是将对应正数的二进制表示的每一位取反，然后加1。
  • 例如：-5 对应的正数是 5，其二进制表示是 0101，取反得到 1010，加1得到 1011。

在数字电路中，如果我们使用补码实现数字的表示，则“对一个数取负数”的操作是非常简单的。

3. Homework 1 Guide

Exercise 2.2: Subtracter

使用了 Cin 和 Cout 结构的全加器可以很方便的实现减法：

• 把最低位的 Cin 接到常数 1 上（表示 +1）
• 把输入 B 取反

我们就得到了一个减法器。事实上，这个减法器所计算的结果就是 。

• 注意，减法器也不需要考虑最高位 Cout 的输出。

3. Homework 1 Guide

Exercise 4: 七段数码管的解码器

我们将以1号管为例讲解。观察.circ文件：

• Input_Number: 是一个四位二进制输入用以表示一位十六进制
• Disp: 是一个七位二进制输出用以控制七根LED管开关

既然只研究1号管，我们只需要关心： 四位输入是如何决定Disp1的高低电平的？

3. Homework 1 Guide

Exercise 4: 七段数码管的解码器

在 4-1 选择器中，我们已经熟悉了两位二进制输入表示一位四进制的想法，这里我们用分线器将输入拆分为独立的四个二进制输入 A、B、C、D。